李耀仁老師過去曾在台灣半導體研究中心(TSRI)服務超過十六年，目前仍在TSRI兼任研究員。本研究團隊的成員來自不同的大學，而我們的研究會在台灣半導體研究中心 (TSRI) 與陽明交大奈米中心執行，比較特別或先進的模組會送到日本AIST或是其他研究單位進行。我們的畢業生在受到完整訓練後，幾乎都在各大科技廠工作。
1. 研究領域: 先進奈米元件製作 (含FinFETs、GAA FETs) 與異質通道整合元件開發 (Si/Ge CFET)、垂直電晶體、金屬氧化物元件與堆疊式元件開發、high k材料製備。
2. 如何進行元件製作: 在學長姊的努力下本實驗室已經建立元件製作平台，本實驗室的研究生可以透過元件平台，縮短訓練時程並進行先進元件的製作。
3. 量測環境: 後續從低溫 (4k) 到高溫 (150°C) 的元件量測，都可以在本實驗室進行。
4. 近期成果:
Fig1. Ge finFETs平台: 透過在SOI上磊晶Ge，我們所建立的Ge CMOS平台可以用來研究Ge在製作在元件上特性
Fig2. 從八吋晶片到破片製程，我們不僅可以節省元件製作的成本，也讓吾人的’研究具有更大的彈性
Fig3. 多晶矽的堆疊式元件平台
Fig4. 多晶矽的堆疊式元件平台可以透過微影與蝕刻，改變pFET與nFET的通道數量
- 不同的通道數量有助於促進電流的平衡
- 為何pFET的通道數量少一個？因為臨界電壓太偏向nFET
Fig5. 多晶矽CFET元件，IEDM 2019年發表
- pFET因為受到蝕刻的時間比較長，所以變得比較窄
Fig6. 異質整合Ge/Si CFET元件
- 本實驗室與日本AIST合作，進行低溫bonding的製程，將Ge與Si鍵結一起，形成異質整合的CFET元件